### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

# 特開平6-45842

(43)公開日 平成6年(1994)2月18日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

.....

技術表示箇所

H 0 3 F 3/343 3/345 A 8124-5 J

B 8124-5 J

審査請求 未請求 請求項の数2(全 7 頁)

(21)出願番号

特願平4-50201

(22)出願日

平成 4年(1992) 3月 9日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 髙橋 豊

東京都港区芝五丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 京本 直樹 (外2名)

## (54) 【発明の名称 】 定電流回路

## (57) 【要約】

【目的】従来必要であった基準抵抗を必要としない定電 流回路を提供する。

【構成】第一のn チャネルMOSトランジスタ1のソースに一定の電圧を代える機能を有し、第二のn チャネルMOSトランジスタ2,第一のp チャネルMOSトランジスタ3及び第二のp チャネルMOSトランジスタ4によりカレントミラー回路を構成することにより、第一のn チャネルMOSトランジスタのソース電圧V B及び各トランジスタの大きさにより決まる一定の電流 $I_1$ , $I_2$  を得る。



VB: 基準電圧源

1: ルチャネルMOSトランジスタ

2: れケャオルMOSトランジスク

3! アチャネルMOSトランシスタ

4: PサマネルMOSトランジスタ 5: れチャネルMOSトランジスタ

6: PチャネルMOSトランジスタ

り、) ラマネルMOSドラフ: カ・各共同戦

7:負荷回路

8: 負荷回路 VDD: 正電源

VSS: 负电源

Ni<sub>1</sub>Na: 1-ド(接続点)

#### 【特許請求の範囲】

【請求項1】 第一のnチャネルMOSトランジスタと 該第一のnチャネルMOSトランジスタのソースに一定 の電圧を与える手段と、ゲート及びドレインを前記第一 のnチャネルMOSトランジスタのゲートに接続し、ソ ースを第1の電源に接続する第二のnチャネルMOSト ランジスタと、ソースを第2の電源に接続し、ドレイン 及びゲートを前記第一のnチャネルMOSトランジスタ のドレインに接続する第一のPチャネルMOSトランジ 記第一のp チャネルMOSトランジスタのゲートに接続 し、ドレインを前記第二のnチャネルMOSトランジス タのドレインに接続する第二のpチャネルMOSトラン ジスタと、前記第一のnチャネルMOSトランジスタの ゲート電圧をゲートに受け、ソースが前記第1の電源に 接続された第三のnチャネルMOSトランジスタとを有 し、前記第三のnチャネルMOSトランジスタのドレイ ンから定電流を得る事を特徴とする定電流回路。

【請求項2】 第一のnチャネルMOSトランジスタと の電圧を与える手段と、ゲート及びドレインを前記第一 のnチャネルMOSトランジスタのゲートに接続し、ソ ースを第1の電源に接続する第二のnチャネルMOSト ランジスタと、ソースを第2の電源に接続し、ドレイン 及びゲートを前記第一のnチャネルMOSトランジスタ のドレインに接続する第一のpチャネルMOSトランジ スタと、ソースを前記第2の電源に接続し、ゲートを前 記第一とpチャネルMOSトランジスタのゲートに接続 し、ドレインを前記第二のnチャネルMOSトランジス タのドレインに接続する第二のpチャネルMOSトラン ジスタと、前記第一のpチャネルMOSトランジスタの ゲート電圧をゲートに受け、ソースが前記第2の電源に 接続された第三のpチャネルMOSトランジスタとを有 し、前記第三のpチャネルMOSトランジスタのドレイ ンから定電流を得る事を特徴とする定電流回路。

### 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は定電流回路に関し、特に CMOS集積回路上で負荷に一定の電流を流す定電流回 路に関する。

#### [0002]

【従来の技術】まず、従来の定電流回路について、図面 を参照して説明する。

【0003】図3は従来の定電流回路を示す回路図であ る。nチャネルMOSトランジスタ23のソースは、正 入力端子に、出力電圧の値がVBである基準電圧源VB

また、nチャネルMOSトランジスタ24, 25がカレ ントミラー接続となっており、nチャネルMOSトラン 50 I3 は次のように表わせる。

が接続された演算増幅器21の負入力端子、及び他端が 負電源VSSに接続された抵抗22の一端に接続され、 ゲートは演算増幅器21の出力端子に接続され、ドレイ ンは、ノードN21に接続されている。pチャネルMO Sトランジスタ26はゲートとドレインが、ノードN2 2に接続され、ソースが正電源 V D D に接続されてお り、pチャネルMOSトランジスタ27は、ゲートがノ ードN22に、ソースが正電源VDDに、ドレインがノ ードN21にそれぞれ接続されている。さらに、nチャ スタと、ソースを前記第2の電源に接続し、ゲートを前 10 ネルMOSトランジスタ24はゲートとドレインがノー ドN21に接続され、ソースが負電源VSSに接続され ている。

2

【0004】負荷回路29及び30が、定電流の供給を 受ける回路であり、必要に応じてどちらか一方又は両方 が使用される。負荷回路29の一端は正電源VDDに接 続され、他端は、ゲートがノードN21に接続されソー スが負電源VSSに接続されているnチャネルMOSト ランジスタ25のドレインに接続されている。負荷回路 30の一端は負電源VSSに接続され、他端は、ゲート 該第一のnチャネルMOSトランジスタのソースに一定 20 がノードN22に接続され、ソースが正電源VDDに接 続されているpチャネルMOSトランジスタ28のドレ インに接続されている。なお、すべてのMOSトランジ スタは、そのサブストレートゲートが、そのソースに接 続されている。

> 【0005】以下の説明において、nチャネルMOSト ランジスタ23,24,25及びpチャネルMOSトラ ンジスタ26, 27, 28の負荷移動度をそれぞれμη 及び $\mu_p$ 、スレッショルド電圧をそれぞれ $V_{+n}$ 及び $V_{+p}$ とし、また単位面積当りのゲート酸化膜容量を、すべて のMOSトランジスタについて、Coxとする。さらに各 MOSトランジスタ23, 24, 25, 26, 27, 2 8のチャネル長及びチャネル幅をそれぞれ $L_K$ 及び $W_K$ とする。ただしKはそのMOSトランジスタを示す符号 を表わす。さらに、pチャネルMOSトランジスタ2 6, 27, 28のドレイン電流をそれぞれ I1, I2, I4 とし、nチャネルMOSトランジスタ25のドレイ ン電流を I3 とし、抵抗 22の抵抗値をRとする。ま た、説明を簡単にするため、負電源VSSの電圧の値は 0とする。

40 【0006】このとき、演算増幅器21は、正入力端子 と負入力端子を同電位に保つように、動作するので、抵 抗22の一端の電圧はVBとなり、従って、 $I_1 = VB$ /Rとなる。一方、pチャネルMOSトランジスタ2 6,27,28はカレントミラー接続になっているの で、電流 I2, I4 はそれぞれ次のようになる。

## [0007]

 $I_2 = (\mu_p C_{0X}W_{27}/2 L_{27}) / (\mu_p C_{0X}W_{26}/2 L_{26}) \cdot I_1$ 

 $I_4 = (\mu_p C_{0X}W_{28}/2L_{28}) / (\mu_p C_{0X}W_{26}/2L_{26}) \cdot I_1$ 

ジスタ24のドレイン電流が電流 I2 であることから、

3

[0008]

$$I_3 = (\mu_n C_{0X}W_{25}/2 L_{25}) / (\mu_n C_{0X}W_{24}/2 L_{24}) \cdot I_2$$
 (3)

式(1), (2), (3) において $I_1 = VB/R$ を考 [0009] えれば、電流 I3, I4 はそれぞれ次のようになる。

$$I_3 = (W_{25}W_{27}L_{24}L_{26}/W_{24}W_{26}L_{25}L_{27}) \cdot VB/R \tag{4}$$

$$I_4 = (W_{28}L_{26}/W_{26}L_{28}) \cdot VB/R$$
 (5)

即ち、負荷回路29及び30には、それぞれ式(4), (5) に示される電流 I<sub>3</sub> 及び I<sub>4</sub> が供給される。

## [0010]

は、式(4), (5)に示すように、負荷回路に供給す る電流値が各MOSトランジスタのサイズ、基準電圧の 値及び抵抗値によって決まるが、現在の集積回路技術で はこの抵抗値は±30%程度の製造誤差が避けられない ため、精度の高い定電流回路を実現することは困難だっ た。そこで、抵抗を外付けとする方法もあるが、その為 の配線や集積回路の外付端子が必要となる。また、トリ ミング等により、半導体基板上の抵抗の値を調整する方 法もあるが、その場合膜抵抗を半導体基板上に形成する 必要があり、製造工程の増大が避けられないという問題 があった。

### [0011]

【課題を解決するための手段】本発明によれば、定電圧 点にソースが接続された第一のnチャネルMOSトラン ジスタと、ゲートとドレインをこの第一のnチャネルM OSトランジスタのゲートに接続し、ソースが負電源に 接続された第二のnチャネルMOSトランジスタと、ソ ースが正電源に接続され、ドレインとゲートが第一のn チャネルMOSトランジスタのドレインに接続された第 一のpチャネルMOSトランジスタと、ソースが正電源 に接続され、ゲートが第一のpチャネルMOSトランジ スタのゲートに接続され、ドレインが第二のnチャネル MOSトランジスタのドレインに接続された第二のpチ ャネルMOSトランジスタと、ゲート及びソースがそれ ぞれ第二のnチャネルMOSトランジスタのゲート及び ソースに接続された第三のnチャネルMOSトランジス タ又はゲート及びソースがそれぞれ第二の p チャネルM OSトランジスタのゲート及びソースに接続された第三 のpチャネルMOSトランジスタとを有し、第三のnチ ャネルMOSトランジスタのドレイン又は第三のpチャ ネルMOSトランジスタのドレインからそれぞれ定電流 を得ることを特徴とする定電流回路を得る。

#### [0012]

【実施例】本発明について図面を参照して説明する。

【0013】図1は本発明の第1の実施例を示す回路図 である。nチャネルMOSトランジスタ1は、ソースが 出力電圧の値がVBである基準電圧源VBの正端子に接 続され、ゲートがノードN1に接続され、ドレインがノ

ードN2に接続されており、基準電圧源VBの負端子 は、負電源VSSに接続されている。そしてnチャネル MOSトランジスタ2は、ソースが負電源VSSに接続 【発明が解決しようとする課題】この従来の定電流回路 10 され、ゲートとドレインが供にノードN1に接続され る。pチャネルMOSトランジスタ3は、ゲートとドレ インが供にノードN2に接続され、ソースが正電源VD Dに接続されており、pチャネルMOSトランジスタ4 は、ドレインがノードN1に接続され、ゲートがノード N2に接続され、ソースが正電源VDDに接続されてい

4

【0014】負荷回路7,8は、本実施例において一定 の電流の供給を受ける回路であり、必要に応じてトラン ジスタ5,6とともにいずれか1組又は両方の組が用い 20 られる。負荷回路7の一端は正電源VDDに接続され、 他端は、ゲートがノードN1に接続され、ソースが負電 源VSSに接続されているnチャネルMOSトランジス **タ5のドレインに接続されている。負荷回路8の一端は** 負電源VSSに接続され、他端は、ゲートがノードN2 に接続され、ソースが正電源VDDに接続されているp チャネルMOSトランジスタ6のドレインに接続されて いる。なお、すべてのMOSトランジスタは、そのサブ ストレートゲートが、そのソースに接続されている。

【0015】以下の説明において、nチャネルMOSト ランジスタ1, 2, 5及びpチャネルMOSトランジス タ3, 4, 6の電子およびホールの各移動度をそれぞれ  $\mu_n$ 及び $\mu_p$ 、スレッショルド電圧をそれぞれ $V_{+n}$ 及び V+pとし、また、単位面積当りのゲート酸化膜容量を、 すべてのトランジスタについて、Coxとする。さらに、 各MOSトランジスタ1,2,3,4,5,6のチャネ ル長及びチャネル幅をそれぞれLK及びWKとする。た だしKはそのトランジスタを示す符号を表わす。また、 p チャネルMOSトランジスタ3, 4, 6のドレイン電 流をそれぞれ  $I_1$  ,  $I_2$  ,  $I_4$  とし、n チャネルMOS40 トランジスタ5のドレイン電流を I3 とする。そして、 負電源VSSの電圧を基準にして測ったノードN1の電 圧を $V_{gn}$ 、正電源VDDの電圧を基準にして測ったノー ドN2の電圧をVgpとする。

【0016】電流 I<sub>1</sub> は p チャネル MOS トランジスタ 3のドレイン電流であり、かつn チャネルMOSトラン ジスタ1のドレイン電流であるから、次のように表わさ れる。

$$I_1 = \mu_p C_{0X}W_3 / 2 L_3 \cdot (V_{gp} - V_{+p})^2 = \mu_n C_{0X}W_1 / 2 L_1 \cdot (V_{gp} - V_{+p})^2$$
 (11)

6

1), (12)のそれぞれの右辺が等しくなり、このこ

(13)

5

電流 I<sub>2</sub> はpチャネルMOSトランジスタ4のドレイン 電流であり、かつnチャネルMOSトランジスタ2のド

 $V_{gn}-V_{+n})^{-2}$ 

レイン電流であるから、次のように表わされる。 [0018]

$$I_2 = \mu_p C_{0X}W_4 / 2 L_4 \cdot (V_{gp} - V_{+p})^2 = \mu_n C_{0X}W_2 / 2 L_2 \cdot (V_{gp} - V_{+p})^2$$

とから、次式が成立する。

説明を簡単にするため、 $W_3$  /  $L_3$  =  $W_4$  /  $L_4$  となる 場合を考えれば、式(11),(12)のそれぞれの中 辺が等しくなり、 $I_1 = I_2$  となる。また、式(1

[0019]

但し、 $\alpha = 1 / (1 (W_2 L_1 / W_1 L_2)^{1/2})$ 

式 (13) を式 (12) の右辺に代入し、 $I_1 = I_2$  で 10 【0020】

 $V_{gn} = V_{+n} + \alpha V B$ 

の右辺に代入し、
$$I_1 = I_2$$
 で  $I0$  【0020】

一方、電流  $I_3$ ,  $I_4$  はそれぞれ n チャネルMOSトラ ンジスタ5及びpチャネルMOSトランジスタ6のドレ イン電流であることから、及び式(11)(12)を併

 $I_1 = I_2 = \mu_n C_{0X}W_2 / 2 L_2 \cdot \alpha^2 (VB)^2$ 

あることを考えると、次のようになる。

せて考えて、次のように表わせる。

[0021]

$$I_3 = \mu_n C_{0X}W_5 / 2 L_5 \cdot (V_{gn} - V_{+n})^2 = W_5 L_2 / W_2 L_5 \cdot I_2$$
  
 $I_4 = \mu_p C_{0X}W_6 / 2 L_6 \cdot (V_{gp} - V_{+p})^2 = W_6 L_3 / W_3 L_6 \cdot I_1$   
4) を代入すると、次のようにな 【0022】

これらの2式に式(14)を代入すると、次のようにな る。

$$I_3 = \mu_n C_{0X}W_5 / 2 L_5 \cdot \alpha^2 (VB)^2$$
 (15)

$$I_4 = \mu_n C_{0X}W_6 L_3 W_2 / 2 L_6 W_3 L_2 \cdot \alpha^2 (VB)^2$$
 (16)

即ち、負荷回路7及び8にはそれぞれ、式(15)、

(16) で表わされる電流 I3 及び I4 が供給されるこ とになる。これらの電流  $I_3$  ,  $I_4$  の値は、MOSトラ ンジスタの電荷移動度 μη 、単位面積当りのゲート酸化 膜容量Cox、及び各MOSトランジスタのチャネル長し K 及びチャネル幅WK の値、及び基準電圧源の電圧VB の値によって定まるが、これらの値はいずれも、精度よ く設定することができる。

【0023】図2は本発明の第2の実施例を示す回路図 である。nチャネルMOSトランジスタ1は、ソースが 基準電圧源回路10の正端子に接続され、ゲートがノー ドN1に接続され、ドレインがノードN2に接続されて おり、基準電圧源回路10の負端子は、負電源VSSに 接続されている。そしてnチャネルMOSトランジスタ 2は、ソースが負電源 VSSに接続され、ゲートとドレ インが供にノードN1に接続されている。pチャネルM OSトランジスタ3は、ゲートとドレインが供にノード N2に接続され、ソースが正電源VDDに接続されてお り、pチャネルMOSトランジスタ4は、ドレインがノ ードN1に接続され、ゲートがノードN2に接続され、 ソースが正電源VDDに接続されている。基準電圧源回 路10内では、nチャネルMOSトランジスタ11のゲ ート及びドレインが、それぞれ演算増幅器12の出力端 子及び正入力端子に接続されており、演算増幅器12の 負入力端子には、外部電源である基準電圧源VBによっ て、電圧VBが印加されている。そしてnチャネルMO Sトランジスタ11のドレン及びソースがそれぞれ基準 電圧源回路10の正端子及び負端子となる。

【0024】負荷回路14は、本実施例において一定の

正電源VDDに接続され、他端は、ゲートがノードN1 に接続され、ソースが負電源VSSに接続されているn チャネルMOSトランジスタ13のドレインに接続され ている。なお、すべてのMOSトランジスタは、そのサ ブストレートゲートが、そのソースに接続されている。 [0025] n f + 3及びpチャネルMOSトランジスタ3, 4の電子およ びホールの電荷移動度をそれぞれ μη 及びμη、スレッ ショルド電圧をそれぞれ V+n及び V+pとし、また、単位 面積当りのゲート酸化膜容量を、すべてのトランジスタ について、Coxとする。さらに、各MOSトランジスタ 1, 2, 3, 4, 13のチャネル長及びチャネル幅をそ れぞれLK及びWKとする。ただしKはそのトランジス タを示す符号を表わす。また、pチャネルMOSトラン ジスタ3, 4のドレイン電流をそれぞれ  $I_1$ ,  $I_2$  と し、nチャネルMOSトランジスタ13のドレイン電流 を I 5 とする。そして、負電源 V S S の電圧を基準にし て測ったノードN1の電圧をVgn、正電源VDDの電圧

【0026】この実施例では、基準電圧回路10の正端 子の電圧がVBよりも高い電圧であるとすると、演算増 幅器12の出力電圧は高くなり、nチャネルMOSトラ ンジスタ11をオンにすることによって、基準電圧源回 路10の正端子の電圧を下げる。逆に基準電圧源回路1 0の正端子の電圧がVBよりも低い電圧であるとする と、演算増幅器12の出力電圧は低くなり、nチャネル MOSトランジスタ11をオフにすることによって、基 準電圧源回路10の正端子の電圧を上げる。したがっ て、基準電圧源回路10の正端子の電圧はVBとなり、

を基準にして測ったノードN2の電圧をVgpとする。

電流の供給を受ける回路である。負荷回路14の一端は 50 nチャネルMOSトランジスタ1のソースには常に電圧

VBが与えられることになる。

【0027】説明を簡単にするため、 $W_3$   $\angle L_3 = W_4$ /L4 となる場合を考えれば、第1の実施例と同様に、

$$V_{gn} = V_{+n} + \alpha V B$$

 $til_{\alpha} = 1 / (1 - (W_2 L_1 / W_1 L_2)^{1/2})$ 電流 I<sub>5</sub> は、nチャネルMOSトランジスタ13のドレ イン電流であるから、次のように表わせる。

[0029]

 $I_5 = \mu_n C_{0X}W_{13}/2 L_{13} \cdot \alpha^2 (VB)^2$ 

即ち、負荷回路14には式(21)で表わされる電流I 10 の為の製造工程の増加もないという効果を有する。 5 が供給されるが、この電流 I 5 の値は、第1の実施例 と同様、精度よく、定めることができる。

【0031】また、第1,第2の実施例とは異なる方法 で、nチャネルMOSトランジスタ1のソースに定電圧 を与えることによっても、同様に定電流を供給すること ができる。さらに、定電流を供給する負荷回路の個数は 限定されず、ゲートをノードN1に接続し、ソースを負 電源VSSに接続したnチャネルMOSトランジスタを 増設すれば、そのドレインが定電流供給の為の端子とな り、ゲートをノードN2に接続し、ソースを正電源VD 20 7,8,14,29,30 Dに接続したpチャネルMOSトランジスタを増設すれ ば、そのドレインが定電流供給の為の端子となる。

[0032]

【発明の効果】以上、説明したように、本発明は、基準 電圧の値及び、MOSトランジスタのチャネル長、チャ ネル幅等の、製造過程で精度よく実現できる値のみによ って決定される定電流を供給できる。従って、この定電 流回路は精度を落とすことなく集積化が可能であり、そ

8

ノードN1の電圧Vgnは次のようになる。

[0028]

(20)

(21)

 $I_5 = \mu_n C_{0X}W_{13}/2 L_{13} \cdot (V_{gn} - V_{+n})^2$ 従って、式(20)より、15は次のようになる。 [0030]

【図面の簡単な説明】

【図1】第1の実施例を示す回路図

【図2】第2の実施例を示す回路図

【図3】従来の定電流回路の回路図

【符号の説明】

1, 2, 5, 11, 13, 23, 24, 25 ネルMOSトランジスタ

3, 4, 6, 26, 27, 28 pチャネルMOSト ランジスタ

負荷回路

12, 21 演算増幅器

2 2 抵抗

10 基準電圧源回路


VDD正電源

負電源 VSS

基準電圧源 VB

N1, N2, N21, N22

【図1】



VB: 基準電圧源

1: ルチャネルMOSトランジスタ

2: ルチャネルMOSトランジスタ

3! アチャネルMOSトランシスタ

4! アチャネルMOSトランシスタ

5: れチャネルMOSトランジスタ

6: ヤチャネルMOSトランジスタ

7: 賃荷回路


8: 負荷回路

VDD: 正電源

VSS: 負電源

N<sub>1</sub>,N<sub>2</sub>: ) - ド (接続点)

【図2】



V8:基準電圧源

「: nチャネル MOSトランジスタ

2: ハチャネル MOSトランジスタ

3: アチャネルMOSトランジスタ

4: ヤチャネルMOS トランジスタ

10:基準電圧源回路

11: れチャネルMOSトランジスク

12: 演算增幅器

13: ルチャネルMOSトランジスタ


14: 負荷回路

VDD: 正電源

VSS: 貨電源

Ni,Nz: ノード(接続点)

【図3】



VB: 基準電圧源 21: 演算增幅器

22: 抵抗

23,24,25: ルチャネルMOSトランジスタ 26,27,28: ヤチャネルMOSトランジスタ

29,30: 負荷回路 VDD:正電源 VSS: 負電源

N21, N22: ) ~ F (接続点)